数字逻辑设计

曲龙跃

信息科学与技术学院


qulongyue@hit.edu.cn

利用中规模集成电路设计时序逻辑电路


- **计数器芯片**
  - 计数器芯片简单应用
  - 计数器芯片的级联
  - 计数器芯片的综合应用
- 寄存器芯片
- 综合应用——**序列信号发生器**的设计

逻辑电路和集成门电路

(a) AND Gate与门



(b) OR Gate 或门




(c) NOT Gate/Inverter
非门/反相器



双列直插式封装DIP

(Dual Inline-pin Package)




集成电路的规模

- 小规模集成电路: 1-20门
  (Small-Scale Integration)
- 中规模集成电路:20-200门
  (Medium-Scale Integration)
- 大规模集成电路: 200-1,000,000门
  (Large-Scale Integration)
- 超大规模集成电路(VLSI):100万门以上
  (Very Large-Scale Integration)

典型时序逻辑部件——计数器


一种能在输入信号作用下依次通过预定状态的时序逻辑电路，可用于计数、分频、定时、控制、产生节拍脉冲（顺序脉冲）和序列脉冲等。



- 由一组触发器构成，计数器中的“**数**”是用**触发器的状态组合**来表示的。
- 计数器在运行时，所经历的状态是**周期性**的，总是在有限个状态中**循环**。
- 将一次循环所包含的**状态总数**称为计数器的“**模**”，记为N。
  - 包含n个触发器的计数器的**最大模值** $N=2^n$
- 作用于计数器的时钟脉冲称为计数脉冲，用 *CP* (或*CLK*)表示。

计数器及分类

- 状态图中包含一个循环的任何时序电路；
- 计数器的模是循环中的状态个数；
- 最常用的是*n*位二进制计数器；
  - 有*n*个触发器
  - 最多有2^n个状态，*0，1，2，…，2^n-1, 0, 1，…*



- **按时钟连接方式：同步、异步计数器(行波计数器ripple counter)。**
- **按功能：加法、减法和可逆计数器等；**
- **按计数方式：二进制、十进制、M进制计数器。**

常用中规模计数器芯片

- 同步十进制加法计数器：74LS160（异步清零），74LS162（同步清零）
- 同步4位二进制加法计数器： 74LS161 （异步清零），74LS163（同步清零）
- 异步二-五-十进制加法计数器：74LS90 （异步清零），74LS290 （异步清零）
- 同步十进制加/减计数器： 74LS192（双时钟），74LS190（单时钟）
- 同步4位二进制加/减计数器： 74LS193 （双时钟），74LS191（单时钟）

置数功能

时钟边沿到来时，且置数使能信号有效，向计数器装入用户指定的初始值


芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

清零只需要1个条件：清零端给有效信号立即清零

清零需要2个条件同时具备：清零端给有效信号 + 时钟边沿到来

芯片手册 datasheet


引脚图



74ls161 datasheet.p

Timing Diagram


LS161A, LS163A Synchronous Binary Counters
Typical Clear, Preset, Count and Inhibit Sequences



用计数器芯片74LS160设计模10计数器

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

① 清零法




异步清零只需要1个条件：清零端给有效信号立即回零

74LS161/160功能表

输入					输出			
CP	CLRN	LDN	ENT	ENP	Q_D	Q_C	Q_B	Q_A
X	0	X	X	X	0	0	0	0
↑	1	0	X	X	D	C	B	A
X	1	1	0	X	保持			
X	1	1	X	0	保持			
↑	1	1	1	1	计数,计满时RCO=1			


设计M进制计数器：需要M+1个状态



1010只在极短的瞬态出现，不包括在稳定的循环中


不加多余状态的波形图

- 如果不多加一个状态1010，那么1001状态只持续很短的时间就被清零了。




用计数器芯片74LS160设计模10计数器

设计M进制计数器:
需要M+1个状态




1010只在极短的瞬态出现，不包括在稳定的循环中



异步清零法

用Verilog实现4位通用二进制计数器

```
module Vrcntr4u (
   input CLK, CLR, LD, ENP, ENT,     //ENP=1、ENT=1，同步计数模式
         //ENP=0、ENT=1，保持模式（包括RCO状态）；其他组合，保持不变
   input [3:0] D,  //并行装载数据
   output reg [3:0] Q,
   output reg RCO); //进位输出，用于级联
   always @ (posedge CLK)    // 创建f-f计数器的特性
      if (CLR)                    Q <= 4'd0;  //同步清零，优先级最高
      else if (LD)                Q <= D;   //其次，同步装载
      else if (ENT && ENP)    Q <= Q + 1;  //ENP和ENT有效（且CLR，LD无效），计数
      else Q <= Q;                                  //否则保持不变
   always @ (*)                    // 创建组合输出RCO，便于级联
      if (ENT && (Q == 4'd15))   RCO = 1; //ENT=1且Q=1111时，RCO=1
      else                        RCO = 0;
endmodule
```



(a)逻辑图形符号

CLK	R′D	LD′	EP	ET	输出端工作状态
×	0	×	×	×	异步清零
↑	1	0	×	×	预置数（同步）
×	1	1	0	1	保持（包括C）
×	1	1	×	0	保持（但C＝0）
↑	1	1	1	1	计数

（b）功能表

图6.3.9 4位同步计数器74161(74LS161)的图形符号及功能表

R'_D—异步清零端；LD′—同步置数；
EP、ET—工作状态控制端
D_0 ～ D_3—预置数输入端；
Q_0 ～ Q_3—计数输出端

R'_D—异步清零端:低电平清零，不受时钟控制

LD′—同步置数端：低电平置数，受时钟控制。

当时钟来到时置数，即输出Q_0 ～ Q_3= D_0 ～ D_3

用置数法设计模10计数器

74LS161/160功能表


输入					输出			
CP	CLRN	LDN	ENT	ENP	Q_D	Q_C	Q_B	Q_A
X	0	X	X	X	0	0	0	0
↑	1	0	1	0	D	C	B	A
X	1	1	0	X	保持			
X	1	1	X	0	保持			
↑	1	1	1	1	计数，计满时RCO=1			


芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

例：利用74LS161设计模10 计数器


② 置数法

设计M进制计数器：需要M个状态






置数法



异步清零法


模10计数器波形图


m.scf - Waveform Editor
Ref: 0.0ns
Time: 232.2ns
Interval: 232.2ns
0.0ns
Name:
Value:
50.0ns
100.0ns
150.0ns
200.0ns
clk 0
QD 0
QC 0
QB 0
QA 0

利用74LS163 设计模10计数器

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

① 清零法




同步清零需2个条件：
- 清零端给有效信号
- 时钟有效沿到来


设计M进制计数器：需要M个状态

74LS163/162功能表

输入					输出			
CP	CLRN	LDN	ENT	ENP	Q_D	Q_C	Q_B	Q_A
↑	0	X	X	X	0	0	0	0
↑	1	0	X	X	D	C	B	A
X	1	1	0	X	保持			
X	1	1	X	0	保持			
↑	1	1	1	1	计数，计满时RCO=1			



同步清零 vs 异步清零的波形图




利用中规模芯片设计时序逻辑电路

- 计数器芯片
  - 计数器芯片简单应用
  - 计数器芯片的级联
  - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计


计数器芯片的级联——利用进位信号

例：利用74LS161设计模256 加法计数器

（1）同步并行进位连接方式



（2）异步串行进位连接方式



芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步


计数器芯片的级联——2

利用74LS160采用置数法设计模60计数器

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步

计数到59回零：高位计到0101（5），低位计满1001（RCO=1）


用前一级的进位控制后一级的计数使能




计数器芯片的应用——节拍发生器

利用74LS163设计实现一个8节拍发生器

芯片型号	计数进制	输出特点	置数方式	清零方式
74LS160	十进制	8421BCD码	同步	异步
74LS161	十六进制	4位二进制码	同步	异步
74LS162	十进制	8421BCD码	同步	同步
74LS163	十六进制	4位二进制码	同步	同步






波形分析：
一个循环周期之内的波形与二进制译码器的输出相同
波形循环实现：计数器

3:8译码器
模8计数器

利用中规模计数器芯片设计时序逻辑电路

计数器芯片

- 同步十进制加法计数器：74LS160（异步清零），74LS162（同步清零）
- 同步4位二进制加法计数器： 74LS161 （异步清零），74LS163（同步清零）
- 异步二-五-十进制加法计数器：74LS90 （异步清零），74LS290 （异步清零）
- 同步十进制加/减计数器： 74LS192（双时钟），74LS190（单时钟）
- 同步4位二进制加/减计数器： 74LS193 （双时钟），74LS191（单时钟）



异步清零
异步置数


74LS192/193功能表

输入				输出			
CLRN	LD	CP+	CP-	Q_D	Q_C	Q_B	Q_A
1	X	X	X	0	0	0	0
0	0	X	X	D	C	B	A
0	1	↑	1	加计数			
0	1	1	↑	减计数			
0	1	1	1	保持			

没有清零端，可借助
异步置数功能实现


74LS190/191功能表

输入				输出			
LD	CT	$\bar{U}/D$	CP	Q_D	Q_C	Q_B	Q_A
0	X	X	X	D	C	B	A
1	0	0	↑	加计数			
1	0	1	↑	减计数			
1	1	X	X	保持			



计数器芯片的综合应用—模N计数器

利用一片4位数码比较器74LS85及一片模16 计数器芯片74LS193设计一个模N计数器（N<16）。



设计思路

- 比较器：


  A_3~A_0 ： 输入计数器模值N+1（例如10）

  B_3~B_0 ： 连接计数器当前计数输出值

- 如果计数器当前输出值$Q_DQ_CQ_BQ_A$ = 模值N


  比较器输出端 $Y_{A=B}$=1, 该信号使计数器清零


计数器芯片的综合应用



利用中规模计数器芯片设计时序逻辑电路

- 同步十进制加法计数器：74LS160（异步清零），74LS162（同步清零）
- 同步4位二进制加法计数器： 74LS161 （异步清零），74LS163（同步清零）
- 异步二-五-十进制加法计数器：74LS90 （异步清零），74LS290 （异步清零）
- 同步十进制加/减计数器： 74LS192（双时钟），74LS190（单时钟）
- 同步4位二进制加/减计数器： 74LS193 （双时钟），74LS191（单时钟）






74LS90/290功能表

输入					输出			
CP	$R_0(1)$	$R_0(2)$	$S_9(1)$	$S_9(2)$	Q_D	Q_C	Q_B	Q_A
X	1	1	0	X	0	0	0	0
X	1	1	X	0	0	0	0	0
X	X	X	1	1	1	0	0	1
↓	X	0	X	0	计数			
↓	0	X	0	X	计数			
↓	0	X	X	0	计数			
↓	X	0	0	X	计数			

将输出Q_A与CP_B相接，构成8421BCD码计数器


将输出Q_D与CP_A相接，构成5421BCD码计数器


计数器芯片应用—8421BCD码模10计数器



74LS90/290功能表


输入					输出			
CP	$R_0(1)$	$R_0(2)$	$S_9(1)$	$S_9(2)$	Q_D	Q_C	Q_B	Q_A
X	1	1	0	X	0	0	0	0
X	1	1	X	0	0	0	0	0
X	X	X	1	1	1	0	0	1
↓	X	0	X	0	计数			
↓	0	X	0	X	计数			
↓	0	X	X	0	计数			
↓	X	0	0	X	计数			






计数器芯片应用——模45计数器


方案 1：



方案 2：





计数器芯片应用——5421BCD码模10计数器



产生CPa


下降沿





模5


计数器芯片的应用——节拍发生器



2）以模7计数器为输入，设计译码器

输入			译码输出						
Q_C	Q_B	Q_A	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7
0	0	0	1	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0
0	1	1	0	0	0	1	0	0	0
1	0	0	0	0	0	0	1	0	0
1	0	1	0	0	0	0	0	1	0
1	1	0	0	0	0	0	0	0	1

1）设计模7计数器




利用中规模芯片设计时序逻辑电路

- 计数器芯片
  - 计数器芯片的级联
  - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计

4-bit 双向移位寄存器芯片74194

74194 (Serial /Parallel input, Parallel out)

74LS194功能表





输入				输出			
CP	CR	S_1	S_0	Q_A	Q_B	Q_C	Q_D
X	0	X	X	0	0	0	0
0	1	X	X	保持			
X	1	0	0	保持			
↑	1	0	1	D_{SR}	Q_A	Q_B	Q_C
↑	1	1	0	Q_B	Q_C	Q_D	D_{SL}
↑	1	1	1	A	B	C	D


S_1	S_0	工作方式
0	0	保持
0	1	右移
1	0	左移
1	1	并行装入

双向移位寄存器芯片74194的应用

① 4位扭环形计数器







带反馈的右移寄存器


S_1	S_0	工作方式
0	0	保持
0	1	右移
1	0	左移
1	1	并入

双向移位寄存器芯片74194的应用

② 寄存器级联

构造8位双向移位寄存器

S_1	S_0	工作方式
0	0	保持
0	1	右移
1	0	左移
1	1	并入



寄存器芯片的应用-3

③ 7-bit 串/并行转换器

工作分析

1. CR=0，寄存器清零， $F_7F_6F_5F_4F_3F_2F_1F_0 = 00000000$

2. ∵F_7 =0，∴ S_1S_0 =11， 是并行输入方式

3. CP ↑，并行输入，即 $F_7F_6F_5F_4F_3F_2F_1F_0$ =1111110D_6

   ∵ S_1S_0 =10，是左移工作方式

   CP ↑, 左移，即 $F_7F_6F_5F_4F_3F_2F_1F_0$ =111110D_6D_5

   CP ↑, 左移，即 $F_7F_6F_5F_4F_3F_2F_1F_0$ =111110$D_6D_5D_4$

   ……


   CP ↑, 左移，即 $F_7F_6F_5F_4F_3F_2F_1F_0$ =0$D_6D_5D_4D_3D_2D_1D_0$

4. 返回步骤2


反相后, S_0=0

反相后, S_0=1,S_1S_0 =11，下一刻并入

S_1 S_0	工作方式
0 0	保持
0 1	右移
1 0	左移
1 1	并入



寄存器芯片的应用——串/并行转换器



利用中规模芯片设计时序逻辑电路

- 计数器芯片
  - 计数器芯片的级联
  - 计数器芯片的应用
- 寄存器芯片
- 综合应用——序列信号发生器的设计


序列信号发生器的设计


- **序列信号发生器**：能循环产生一组特定顺序的串行数字序列信号的电路。
- **序列的长度**：序列信号的位数。如：序列为00011，则序列长度为5。

序列状态之间很有规律

特殊类型

- 使用环形计数器设计
- 使用扭环计数器设计





任意序列信号发生器的设计

- 大体思路：实现序列信号一个周期的波形，将此波形循环再现
- 使用D触发器设计
- 使用计数器+数据选择器设计
- 用移位寄存器+反馈电路设计(逻辑门/译码器/数据选择器)
- 用计数器 + PROM设计


例：用D触发器设计一个110100序列信号发生器

方法1：利用D触发器

- 序列信号长度为L，则取L个不同的状态
- 每个状态下时序电路的输出就是序列信号中的一位。

1. 画状态转换图

时序电路的不同状态对应输出序列中的各位。



任意序列信号发生器的设计-状态编码和化简

2. 状态编码

S_0 —— 000 , S_3 —— 011

S_1 —— 001 , S_4 —— 100

S_2 —— 010 , S_5 —— 101

3. 状态转换真值表

$Q_2Q_1Q_0$	Q_2^{n+1} Q_1^{n+1} Q_0^{n+1}	Y
0 0 0	0 0 1	1
0 0 1	0 1 0	1
0 1 0	0 1 1	0
0 1 1	1 0 0	1
1 0 0	1 0 1	0
1 0 1	0 0 0	0

4.卡诺图化简

Q_2 \ Q_1Q_0	00	01	11	10
0	1	0	0	1
1	1	0	X	X

$D_0=Q_0'$

Q_2 \ Q_1Q_0	00	01	11	10
0	0	0	1	0
1	1	0	X	X

$D_2=Q_2Q_0'+Q_1Q_0$

Q_2 \ Q_1Q_0	00	01	11	10
0	0	1	0	1
1	0	0	0	X

$D_1=Q_2'Q_1'Q_0+Q_1Q_0'$


Q_2 \ Q_1Q_0	00	01	11	10
0	1	1	1	0
1	0	0	X	X

$Y=Q_2'Q_1'+Q_1Q_0$

序列信号发生器的设计-1

5. 电路实现(略)

6. 检查无关项



电路可以自启动

$Q_2^{n+1}=D_2=Q_2Q_0'+Q_1Q_0$

$Q_1^{n+1}=D_1=Q_2'Q_1'Q_0+Q_1Q_0'$

$Q_0^{n+1}=D_0=Q_0'$

方法1：利用D触发器


- 序列信号长度为L，则取L个不同的状态
- 每个状态下时序电路的输出就是序列信号中的一位。

任意序列信号发生器的设计-2

例：设计一个110100序列信号发生器

方法2：利用计数器+数据选择器

- 数据选择器74151的输入D_0-D_5接成110100。
- 74163接成模6加法计数器
- 计数器输出连到数据选择器的选择控制端CBA，经过循环选择产生所需序列。




（置数归零法）

序列信号发生器的设计-3

例：设计一个00010111序列信号发生器

方法3：移位寄存器+反馈电路设计(逻辑门/译码器/数据选择器)



序列信号发生器的设计-3

例：设计一个 00010111 序列信号发生器

方法3：移位寄存器+反馈电路设计(逻辑门/译码器/数据选择器)

具体方法

- 确定移位寄存器的位数。

  序列信号长度为L，则移位寄存器的位数n 应满足：

  $2^n \geq L$

试探法：n 为满足条件的最小值 ，将序列数据循环左移，画状态图。检查状态图中所有 L个状态是否两两不同，是，则n 值可用；否则取n+1，重复上述操作。


- 画状态转换表，确定左移时最低位输入的卡诺图，求出表达式。如果有无关项，检查电路的自启动能力
- 实现最低位反馈输入（逻辑门 or 译码器 or 数据选择器）
- 取移位寄存器的某位输出即为所要求的序列信号。

1. 确定移位寄存器位数

序列长度L=8，则n=3

2. 状态转换图

00010111



用74194的低3位$Q_BQ_CQ_D$输出

00010111序列信号发生器的设计-3

方法3.1：移位寄存器+逻辑门电路

3. 状态转换真值表


$Q_BQ_CQ_D$	L_{IN}
0 0 0	1
0 0 1	0
0 1 0	1
1 0 1	1
0 1 1	1
1 1 1	0
1 1 0	0
1 0 0	0

Q_B输出即为序列信号

4.卡诺图化简

Q_2 \ Q_1Q_0	00	01	11	10
0	1	0	1	1
1	0	1	0	0


$L_{IN} = Q_BQ_C'Q_D + Q_B'Q_C + Q_B'Q_D'$



序列信号发生器的设计-3

例2：设计一个 00010111序列信号发生器　1~4. 同上

方法3. 2：移位寄存器+多路复用器



$Q_BQ_CQ_D$分别接74151的选择控制端CBA，则：

$D_0=D_2=D_3=D_5=1$，

$D_1=D_4=D_6=D_7=0$

序列信号发生器的设计-3

例2：设计一个 00010111序列信号发生器　1~4. 同上

方法3. 3：移位寄存器+译码器


$$L_{IN} = Q_B Q_C' Q_D + Q_B' Q_C + Q_B' Q_D'$$

$$= \Sigma m\ (0, 2, 3, 5)$$

转换为最小项表达式

$Q_B Q_C Q_D$分别接74138的地址输入端CBA，则：

Y_0，Y_2，Y_3，Y_5分别被译中时，反馈回1，否则反馈回0



Q_B输出即为序列信号

序列信号发生器设计方法总结

特殊类型

- 使用环形计数器设计
- 使用扭环计数器设计

任意类型

- 使用D触发器设计
- 使用计数器 + 数据选择器设计；
- 用移位寄存器+反馈电路设计(逻辑门/译码器/数据选择器)
- 用计数器 + PROM设计